计算机体系结构 E07：跨 ISA 同题对照
计算机体系结构 E07：跨 ISA 同题对照
核心问题
同一段 C 在不同 ISA 上生成不同汇编，能否据此判断哪种 ISA 更快？静态指令只展示编译器选择；真实性能还取决于动态路径、微架构、频率、缓存、编译选项和运行环境。交叉编译成功也不等于目标代码已经执行。
附件：E07-cross-isa.json、cross_isa.c和x86-64 反汇编。
范围与证据等级
整体证据等级为功能执行，因为归档记录包含 arm64 原生 sum=34。当前 x86-64 宿主只完成编译与反汇编，没有运行该对象；当前环境没有可执行的 Clang，RISC-V 目标编译状态为 127，后端不可用。没有计时、PMU 或动态机器指令数。
固定算法对 {2,-1,4,0,3} 计算 sum(values[i] * 3 + i)，数学结果为 34。源码避免未定义行为，并保存 SHA-256，使不同目标能够对照同一输入契约。
核心案例：静态产物与原生执行分栏
当前 GCC 13.3.0 成功生成 x86-64 ELF object，保存对象哈希与 objdump -d 输出，但 execution=NOT_RUN。arm64 只有 2026-09-22 macOS 上保存的原生功能输出，当前容器没有重跑。RISC-V 只记录工具不可用，不推断 ISA 本身不可用。
即使三份汇编都存在，也不能比较静态行数后宣布性能胜负。伪指令、变长编码、循环展开与向量化会改变文本形状，动态执行次数还取决于输入和控制流。
模式：跨平台证据按目标分栏
1 | |
跨 ISA、跨操作系统和跨编译器报告都应保留这些字段。缺少目标执行时，结论停在“能生成何种静态产物”。
验收结果
本批脚本退出 0。x86-64 编译和反汇编成功且未执行；arm64 保留历史原生 sum=34；RISC-V 后端不可用。输出没有跨 ISA 速度结论。
模式速查
| 证据 | 可声称 | 不可声称 |
|---|---|---|
| 目标 object | 工具链能生成该产物 | 目标机器可运行 |
| 静态反汇编 | 指令选择与布局 | 动态指令数和速度 |
| 单目标原生输出 | 该环境功能结果 | 其他 ISA 的结果 |
一手参考资料
All articles on this blog are licensed under CC BY-NC-SA 4.0 unless otherwise stated.
Related Articles
2026-09-19
计算机体系结构 02：怎样比较两台机器
计算机体系结构 02：怎样比较两台机器 比较两台机器时，不能只问“主频多高”。一个程序的 CPU 时间可以粗略拆成： 12CPU 时间 = 指令数 × CPI × 时钟周期时间 = 指令数 × CPI ÷ 频率 这条式子不是万能测量工具，但能防止三类误判：指令少不一定快，CPI 低不一定快，频率高也不一定快。真正要比较的是同一工作负载、同一正确性条件、同一计时区间下的完成时间；再用指令数、CPI、缓存、分支和带宽解释原因。 本篇证据等级为“手算”和“真机测量”。本机实验使用 macOS 27.0、Apple M4 Pro、14 个逻辑 CPU、24 GiB 内存、Apple clang 21.0.0 和 C 程序重复计时；环境查询命令为 sysctl -n machdep.cpu.brand_string hw.ncpu hw.memsize，脚本可采集的环境记录见 intro-environment.txt。没有硬件性能计数器，没有隔离背景负载，也没有锁定频率，因此不声称测得真实指令数、CPI、CPU 频率、缓存 miss 或能耗。 延迟和吞吐不是同一个指标 延迟...
2026-09-22
计算机体系结构 18：DRAM 与内存控制器
DRAM 与内存控制器 cache miss 以后，请求并不是掉进一个统一的“主存延迟”黑箱。DRAM 有 bank、row buffer、列访问、预充电、刷新和总线仲裁。同样是读取 16B，命中已经打开的 row、换到同一 bank 的另一行、撞上 refresh，等待和服务时间都不同。 本篇的核心问题是：怎样在公开声明的教学时序模型里区分 row hit、row conflict、refresh wait，以及请求等待时间和服务时间？核心案例使用 2 个 bank、64B row、16B block 的小型控制器。证据等级为教学时序模型；参数名参考 gem5 DRAMInterface，但数值是本文题设，不是某款 DRAM 器件。 实验目录为 examples/computer-architecture/cache/。本文附件包括 dram.json.txt、cache_model.py.txt 和 run_cases.py.txt。 地址先映射到 bank 和 row 本文映射函数很小： 123block = address // 16bank = block % 2ro...
2026-09-29
计算机体系结构 31：GPU 执行与合并访存
计算机体系结构 31：GPU 执行与合并访存 核心问题 32 个线程发出 32 次访存，为什么不能直接说成 32 次显存事务？GPU 会按活跃线程、地址分布和架构规则组合请求。分支还会改变每条路径上的活跃掩码，因此源码线程数、模型段数和硬件事务数是三种不同口径。 本篇用 32 lane、32 字节段的题设手算地址覆盖。附件：31-gpu.json。 范围与证据等级 证据等级为手算。题设假定一个 warp 有 32 个 lane，并把地址所属的 floor(address / 32) 段数作为比较指标。它没有运行 CUDA kernel，没有采集 GPU 周期、occupancy、cache hit 或真实 memory transaction 计数。 NVIDIA CUDA C++ Programming Guide 定义 warp 的 SIMT 执行语义；Best Practices Guide 说明全局内存访问合并与设备计算能力和地址分布有关。本篇的 32 字节分段只是明确题设，不能覆盖所有代际的实际事务规则。 核心案例：连续、跨步与错位地址 每个 lane 读取一个 4 字...
2026-09-29
计算机体系结构 29：CPU 怎样与设备交换数据
计算机体系结构 29：CPU 怎样与设备交换数据 核心问题 设备完成一次 DMA 后，CPU 为什么还不能立刻把缓冲区当成普通内存读取？数据移动只是传输链路的一部分。驱动还要处理 DMA 地址映射、缓冲区所有权、完成通知和同步；IOMMU 则可能在设备地址与物理内存之间再加一层翻译和权限检查。 本篇只验证一条六状态协议，不连接真实设备，不产生总线事务，也不测中断延迟。附件：29-dma.json。 范围与证据等级 证据等级为功能执行。模型依次进入 cpu_owned、mapped_for_device、device_owned、completion_visible、synced_for_cpu、cpu_consumed。这些状态用于检查“谁此时可以访问缓冲区”，不能证明某个平台的 DMA 一致性实现，更不能称作真实设备传输。 Linux Dynamic DMA Mapping Guide 区分 CPU 虚拟地址、CPU 物理地址和设备使用的 DMA 地址。驱动应使用 DMA API 建立映射，不能把 CPU 指针直接交给设备。streaming mapping 的同步要求还取决于...
2026-09-29
计算机体系结构 26：并行程序的扩展上限
计算机体系结构 26：并行程序的扩展上限 核心问题 线程数翻倍，运行时间为什么很少恰好减半？固定问题规模时，可并行部分只是上限的一项。线程创建与归约会增加额外工作，共享缓存和内存通道会引入竞争，任务划分还可能让部分线程提前空闲。 本篇只分析强扩展：总工作量固定为 300000 次写入，线程数取 1、2、4。它回答当前宿主上的样本怎样读，不把一次短基准外推成处理器的固定扩展率。 附件：26-scaling.json。 范围与证据等级 实验包含三组工作负载。independent 把不同下标分给不同线程；compact 让线程更新相邻的 C11 relaxed 原子计数器；spaced256 把计数器间距扩大到 256 字节。每个组合运行 5 次，计时覆盖 pthread_create 和 pthread_join，每次都校验结果。 证据等级为真机测量，但结论只适用于当前 Linux x86-64 宿主、固定输入和本次进程状态。没有绑核、固定频率、PMU、缓存缺失计数或内存带宽计数，因此不能把耗时变化归因为某个硬件事件。 理想上限为什么不等于测量结果 若串行占比为 s，并行部分能被 ...
2026-09-19
计算机体系结构 05：从逻辑到状态
从逻辑到状态：一块 ALU 为什么还需要时钟 中心问题：只靠一张真值表能不能得到一台会执行程序的机器？ 答案是否定的。真值表和组合逻辑能说明“给定输入会产生什么输出”，但程序执行还需要“什么时候保存这个输出”。组合逻辑负责计算，寄存器负责记住，时钟把“旧状态参与计算”和“新状态进入机器”分成两个时刻。没有这个分界，CPU 里的寄存器、PC、内存写回都会变成一团互相追赶的信号。 本篇只讨论一条最短的桥：布尔函数怎样变成小型 ALU，ALU 输出怎样进入寄存器，为什么最长组合路径决定时钟周期。证据等级是“手算”和“功能执行”。功能执行指 Python 脚本对 4 位 ALU 穷举断言并保存输出；时序部分只是静态延迟手算，不是周期仿真。这里没有 RTL、综合报告、FPGA 上板或真实 CPU 测量。 边界与依据 RISC-V 官方 ISA Specifications 20260120 的 RV32I 章节说明：RV32I 有 32 个 32 位 x 寄存器，x0 恒为 0，另有 pc 保存当前指令地址；R 型指令从 rs1、rs2 读数并向 rd 写结果，ADD/SUB/AND/OR...