计算机体系结构 32：Roofline 与矩阵数据复用
计算机体系结构 32：Roofline 与矩阵数据复用
核心问题
分块矩阵乘法减少了某一层级的数据搬运，性能就一定提高吗？Roofline 先用运算强度把计算峰值和带宽上界放在同一坐标系中，但模型上界不是实测性能点；字节流量还必须注明针对 DRAM、缓存还是片上 scratchpad。
附件：32-roofline.json。
范围与证据等级
证据等级为手算。题设峰值为 128 GFLOP/s，带宽为 32 GB/s。两个模型点的运算强度分别是 0.25 和 8 FLOP/byte，均未在当前主机或加速器上测量。
Williams、Waterman 与 Patterson 的 Roofline 模型用下式表达可达到性能的上界：
1 | |
公式中的 peak 和 bandwidth 必须来自同一机器与相符的测量口径；operational intensity 的字节分母也要固定内存层级。
核心案例：同一计算量，不同数据复用
朴素模型点的运算强度为 0.25 FLOP/byte，带宽屋顶给出 32 × 0.25 = 8 GFLOP/s，低于 128 GFLOP/s 的计算屋顶。分块模型点把强度提高到 8 FLOP/byte，带宽乘积为 256 GFLOP/s，最终仍由 128 GFLOP/s 的计算屋顶截断。
这两个点只表达数据复用可能让瓶颈从带宽侧移向计算侧。真实实现还会受指令组合、并行度、缓存容量、对齐和调度开销影响，因此实测点通常落在屋顶线下。
模式：先固定层级，再算强度
1 | |
CPU cache blocking、GPU shared memory tiling 和矩阵加速器片上复用都能使用这个模式。层级变化时必须重新计算分母，不能沿用同一个强度值。
验收结果
本批脚本退出 0。两个模型点分别得到 8 与 128 GFLOP/s 的题设上界，输出中的 measured 均为 false。当前没有矩阵 kernel、硬件峰值校准或带宽实测点。
练习
带宽改为 16 GB/s 时，两个点的上界分别是多少？
同一 kernel 的 DRAM 运算强度和 L1 运算强度为什么可能不同？
模式速查
| 输入 | 在模型中的作用 | 常见误用 |
|---|---|---|
| 峰值计算能力 | 水平屋顶 | 当成应用实测性能 |
| 峰值带宽 | 斜线斜率 | 与别的机器参数混用 |
| 运算强度 | 决定模型位置 | 不注明字节流量层级 |
一手参考资料
All articles on this blog are licensed under CC BY-NC-SA 4.0 unless otherwise stated.
Related Articles
2026-09-22
计算机体系结构 25：原子操作与同步边界
计算机体系结构 25：原子操作与同步边界 核心问题 缓存一致性保证单个地址的副本不会任意分裂；内存一致性模型规定跨地址操作的可见顺序。程序员真正写同步代码时，还要面对第三个问题：一个读改写操作怎样做到不可分割，发布数据时怎样把普通数据写和同步变量写绑定起来。 本篇把原子操作拆成三件事： 原子性：一次 read-modify-write 不能被另一个写切开。 顺序性：release/acquire、fence、aq/rl 等机制约束其他内存操作的可见顺序。 前进性：CAS 或 LR/SC 失败后是否最终能成功，是另一类保证，不能从一次成功轨迹推出。 本文附件： run_cases.py.txt release_acquire.json lrsc_retry.json c11_release_acquire.c run_c11_release_acquire.sh.txt c11_release_acquire_output.txt memory_model_summary.txt 证据等级：功能执行。Python 模型给出事件图和 LR/SC 重试反例；C11 pthrea...
2026-09-19
计算机体系结构 01：比特怎样表示数
计算机体系结构 01：比特怎样表示数 同一串比特没有天然含义。0x3f800000 可以当作无符号整数 1065353216，也可以按 IEEE 风格单精度浮点格式解释为 1.0；0xffffffff 在无符号 32 位整数里是 4294967295，在二补码有符号解释里常被读作 -1。机器执行的是比特操作，程序语言和 ISA 给这些比特加上类型、宽度、对齐和舍入规则。 本篇回答三个问题：定宽整数为什么会回绕；字节序和对齐为什么影响内存解释；浮点加法为什么不能按实数代数随意换括号。证据等级为“手算”和“功能执行”。本篇的 C 程序只执行定义良好的 unsigned 运算、memcpy 对象表示复制、对齐查询和浮点分组；不执行有符号整数溢出。 整数：宽度先于意义 以 8 位为例，1111 1111 如果按无符号数解释，就是： 1128 + 64 + 32 + 16 + 8 + 4 + 2 + 1 = 255 如果按二补码有符号数解释，最高位权重是 -128，其余位仍为正： 1-128 + 64 + 32 + 16 + 8 + 4 + 2 + 1 = -1 同一比特串没有变，解释规则...
2026-09-22
计算机体系结构 23：缓存一致性与所有权转移
计算机体系结构 23：缓存一致性与所有权转移 核心问题 第 16 到第 22 篇把单核视角里的 cache、DRAM、TLB、异常和数据布局串起来。多核一出现，同一个地址可能同时存在于多个核心的私有 cache 中。问题不再只是“这次访问命中哪一级”，而是：某个核心写了一个地址后，其他核心还能不能读到旧副本；某个 cache line 的最新值到底来自内存，还是来自另一个核心的脏副本。 缓存一致性解决的是单个地址的副本管理。它不保证所有地址上的操作都像单线程那样排成一个全局序列；跨地址顺序属于内存一致性模型，第 24 篇单独处理。本篇只回答一个可验收的问题：对一个 cache line，如何用失效、共享、独占和脏所有者转移，维持“同一时刻最多一个可写副本”和“读到的值来自最近一次有效写入”。 本文附件： mesi_cases.py.txt mesi_trace.json mesi_summary.txt 证据等级：功能执行。模型是 Python 标准库写成的单 cache line 教学状态机，复跑时会检查 SWMR 断言、失效确认、脏数据来源和最终内存值。它不是商品处理器 ...
2026-09-19
计算机体系结构 09：五级流水线
五级流水线：不同指令怎样在同一拍推进 多周期处理器在一条指令完成以后才取下一条。若一条指令正在访问数据存储器，取指和运算部件可能空闲。流水线把不同指令分配到不同阶段，在同一拍分别完成工作；阶段之间的寄存器保存每条指令自己的数据与控制信息。 中心问题是：同时存在多条尚未完成的指令时，怎样既增加完成速率，又保持程序规定的结果？本篇先研究没有依赖和分支的短程序，再用累计求和程序检查结果。证据等级是“教学时序模型”；周期长度的例子另标为“手算”。数据冒险的具体修复在第 10 篇，错误路径恢复在第 11 篇。 阶段寄存器保存的是一条指令的执行上下文 五级分别是 IF 取指、ID 译码与读寄存器、EX 运算或算地址、MEM 数据访存、WB 写回。每拍结束，阶段寄存器把本拍产出的信息交给下一阶段。即使某条 ALU 指令不访问内存，它仍穿过本模型的 MEM 位置，避免和较早的 load 争抢写回位置。 CS61C 流水线总结强调，阶段寄存器有时需要携带下下级才使用的信息。例如目标寄存器 rd 在 WB 才真正参与写回；不能到了 WB 再从当前 IF 的指令字提取 rd，那时正在取的已经是另一条指...
2026-09-29
计算机体系结构 E02：数字电路的物理约束
计算机体系结构 E02：数字电路的物理约束 核心问题 RTL 功能正确，为什么仍可能无法按目标频率工作？寄存器之间的最长路径必须在下一个采样边沿前稳定，最短路径又不能过早改变接收端输入。setup 和 hold 是两条独立约束。 附件：E02-physical.json。 范围与证据等级 证据等级为手算。模型没有 Liberty 工艺库、综合网表、寄生参数、时钟树、OpenSTA 报告、CDC 工具或 FPGA 板卡。所有纳秒值都是显式题设，不代表任何制程。 简化的单周期检查为： 12setup slack = Tclk - (tCQmax + tLogicMax + tSetup)hold slack = tCQmin + tLogicMin - tHold 负 slack 表示这组题设违反对应约束。真实 STA 还要处理时钟偏斜、不确定度、多周期路径和物理延迟。 核心案例：放慢时钟不能修复 hold setup 失败案例的 slack 为 -0.08 ns；把周期从 1.0 ns 增至 1.2 ns 后变为 0.12 ns。hold 失败案例为 -0.03 ns，增加最短组...
2026-09-29
计算机体系结构 E06：可靠性与持久性
计算机体系结构 E06：可靠性与持久性 核心问题 CPU 已经读到新值，是否意味着掉电后还能读到它？可见性只描述运行中的读取关系。持久性还要区分写回已经发起、仍在 pending、已经 drained，以及持久域是否能在掉电时保存对应数据。 附件：E06-reliability.json。 范围与证据等级 证据等级为功能执行。第一部分穷举固定 extended Hamming (8,4) 教学码；第二部分执行五个持久状态，但不连接真实 NVDIMM、filesystem 或 PMDK。模型不能代表 ECC DIMM、Chipkill 或任意长度事务原子性。 核心案例一：纠错能力必须写出码字范围 布局使用 4 个数据位、3 个 Hamming parity 位和 1 个 overall parity 位。16 个数据字的无错编码全部判为 clean；每个 8 位码字的 8 个单比特翻转共 128 个，全部归类为可纠正；每个码字的 28 个双比特组合共 448 个，全部检测为双错。 这组穷举只覆盖固定码。双错“检测到”不等于“纠正”，更多比特同时翻转也没有保证。 核心案例二：visi...