计算机体系结构 E04：推测执行与侧信道边界
计算机体系结构 E04：推测执行与侧信道边界
核心问题
错误路径被 squash 后，为什么仍可能泄露信息？处理器可以撤销未提交的寄存器和内存写入，但微架构状态未必同步恢复。若 transient 指令按秘密值访问不同 cache line，后续计时可能观察到残留痕迹。
范围与证据等级
证据等级为功能执行。模型使用隔离的整数和符号 cache trace，不读取真实敏感数据，不执行 Flush+Reload，不测宿主 CPU。它解释 Spectre 类攻击所需的状态分离，不是漏洞复现或当前硬件安全判定。
攻击是否成立还取决于可控误预测、足够的推测窗口、可访问数据、编码 gadget 和可靠观测通道。单次 cache 命中也可能来自预取或其他执行活动。
核心案例：架构状态回滚，cache trace 保留
错误路径把 shadow register 写为 7、shadow memory 写为 1，并访问以 7 为索引的符号 cache line。squash 后提交的寄存器与内存都恢复为 0，cache trace 仍包含 7。
错误实现若把 shadow 值提交到架构状态，检查器会报告 buggy_commit_detected=true。这个负例防止把“cache 痕迹还在”与“架构状态也错误提交”混为同一种故障。
模式：提交边界之外还要列可观察状态
1 | |
分支推测、事务内存和异常恢复分析都需要列出状态清单，再逐项标记提交、回滚或残留。只检查寄存器最终值会漏掉观察通道。
验收结果
本批脚本退出 0，验证 shadow 状态在 squash 后未提交、符号 cache trace 保留，并检出错误提交变体。输出保留 real_vulnerability_reproduction=false。
模式速查
| 状态 | 本模型结果 | 真实攻击还需要 |
|---|---|---|
| 寄存器/内存 | squash 后为 0 | 精确恢复机制 |
| cache trace | 保留索引 7 | 可测时延与低噪声 |
| 错误提交 | 被检查器发现 | 不代表宿主存在该 bug |
一手参考资料
All articles on this blog are licensed under CC BY-NC-SA 4.0 unless otherwise stated.
Related Articles
2026-09-22
计算机体系结构 18：DRAM 与内存控制器
DRAM 与内存控制器 cache miss 以后，请求并不是掉进一个统一的“主存延迟”黑箱。DRAM 有 bank、row buffer、列访问、预充电、刷新和总线仲裁。同样是读取 16B，命中已经打开的 row、换到同一 bank 的另一行、撞上 refresh，等待和服务时间都不同。 本篇的核心问题是：怎样在公开声明的教学时序模型里区分 row hit、row conflict、refresh wait，以及请求等待时间和服务时间？核心案例使用 2 个 bank、64B row、16B block 的小型控制器。证据等级为教学时序模型；参数名参考 gem5 DRAMInterface，但数值是本文题设，不是某款 DRAM 器件。 实验目录为 examples/computer-architecture/cache/。本文附件包括 dram.json.txt、cache_model.py.txt 和 run_cases.py.txt。 地址先映射到 bank 和 row 本文映射函数很小： 123block = address // 16bank = block % 2ro...
2026-09-22
计算机体系结构 23：缓存一致性与所有权转移
计算机体系结构 23：缓存一致性与所有权转移 核心问题 第 16 到第 22 篇把单核视角里的 cache、DRAM、TLB、异常和数据布局串起来。多核一出现，同一个地址可能同时存在于多个核心的私有 cache 中。问题不再只是“这次访问命中哪一级”，而是：某个核心写了一个地址后，其他核心还能不能读到旧副本；某个 cache line 的最新值到底来自内存，还是来自另一个核心的脏副本。 缓存一致性解决的是单个地址的副本管理。它不保证所有地址上的操作都像单线程那样排成一个全局序列；跨地址顺序属于内存一致性模型，第 24 篇单独处理。本篇只回答一个可验收的问题：对一个 cache line，如何用失效、共享、独占和脏所有者转移，维持“同一时刻最多一个可写副本”和“读到的值来自最近一次有效写入”。 本文附件： mesi_cases.py.txt mesi_trace.json mesi_summary.txt 证据等级：功能执行。模型是 Python 标准库写成的单 cache line 教学状态机，复跑时会检查 SWMR 断言、失效确认、脏数据来源和最终内存值。它不是商品处理器 ...
2026-09-19
计算机体系结构 06：单周期数据通路
单周期数据通路：一条指令怎样走完五件事 中心问题：如果一条指令必须在一个时钟周期内完成，硬件要给它准备哪些路？ 单周期 CPU 把取指、译码、执行、访存、写回放进同一个周期。它不表示真实高性能处理器都这样工作；它的价值在于把“指令语义需要的硬件路径”一次摊开。add 要读两个寄存器、进 ALU、写回寄存器；lw 还要访问数据存储器；sw 写内存但不写寄存器；分支既要比较寄存器，又要决定下一个 PC。 本篇覆盖 add/sub/and/or/addi/andi/ori/lw/sw/beq/bne/blt/bge。证据等级是“手算”和“功能执行”。功能执行指 Python 脚本生成控制表、穷举 ALU 断言并保存静态延迟算式；延迟部分不是周期仿真，也不推进阶段事件。不覆盖 jump、CSR、异常、压缩指令、流水线冒险、多周期控制或真实硬件频率。 依据和边界 RISC-V RV32I 文档给出本篇使用的指令语义：整数寄存器-寄存器指令读 rs1/rs2 并写 rd；立即数逻辑和加法读 rs1 加 sign-extended 12 位立即数；load/store 用 rs1 + offs...
2026-09-29
计算机体系结构 27：NUMA 与数据放置
计算机体系结构 27：NUMA 与数据放置 核心问题 虚拟地址分配成功时，物理页是否已经落在某个 NUMA 节点？通常不能这样判断。Linux 的 NUMA policy 约束页面分配选择，但匿名页常在首次触发实际分配时才获得物理页。线程在哪个 CPU 上触页、策略允许哪些节点、页面后来是否迁移，都会改变数据位置。 本篇用双节点手算说明本地页和远端页怎样改变访问成本。当前环境没有 NUMA 拓扑、CPU 绑定、驻留页或迁移的真机证据。 附件：27-numa.json。 范围与证据等级 题设只有两个节点。本地页访问成本定为 100 ns，远端页定为 170 ns；这两个数是模型输入，不是从当前主机测得。模型按访问次数加权求和，不模拟队列、互联拥塞、缓存命中、预取、页大小差异或内存带宽。 证据等级是手算。Python 只负责复算和保存结果，不能把它升级为教学时序模型或真机测量。 policy、绑定与驻留是三件事 Linux NUMA policy 可以作用于 system、task、VMA 或 shared mapping。task policy 通常影响之后发生的页分配；修改策略不...
2026-09-19
计算机体系结构 05：从逻辑到状态
从逻辑到状态：一块 ALU 为什么还需要时钟 中心问题：只靠一张真值表能不能得到一台会执行程序的机器？ 答案是否定的。真值表和组合逻辑能说明“给定输入会产生什么输出”，但程序执行还需要“什么时候保存这个输出”。组合逻辑负责计算，寄存器负责记住，时钟把“旧状态参与计算”和“新状态进入机器”分成两个时刻。没有这个分界，CPU 里的寄存器、PC、内存写回都会变成一团互相追赶的信号。 本篇只讨论一条最短的桥：布尔函数怎样变成小型 ALU，ALU 输出怎样进入寄存器，为什么最长组合路径决定时钟周期。证据等级是“手算”和“功能执行”。功能执行指 Python 脚本对 4 位 ALU 穷举断言并保存输出；时序部分只是静态延迟手算，不是周期仿真。这里没有 RTL、综合报告、FPGA 上板或真实 CPU 测量。 边界与依据 RISC-V 官方 ISA Specifications 20260120 的 RV32I 章节说明：RV32I 有 32 个 32 位 x 寄存器，x0 恒为 0，另有 pc 保存当前指令地址；R 型指令从 rs1、rs2 读数并向 rd 写结果，ADD/SUB/AND/OR...
2026-09-29
计算机体系结构 E08：有限模型与形式验证边界
计算机体系结构 E08：有限模型与形式验证边界 核心问题 穷举数万个程序都没找到反例，是否等于处理器对任意程序都正确？只有状态空间、初态、程序长度和性质全部明确时，“无反例”才有意义；有限穷举不能自动升级成无界证明或 ISA 合规认证。 附件：E08-formal.json和检查器源码。 范围与证据等级 证据等级为功能执行。模型固定 4 个寄存器、8 个 memory word、初始寄存器 (0,1,2,4) 和全零内存；text 区为 word index [0,4)。指令集合共有 208 个具体变体，程序长度只取 0、1、2。 检查的两个性质是 x0 恒为 0，以及 store 不修改 text 区。sw 地址在模型里是 word index，不是 RISC-V 字节地址。异常、中断、页表、并发和更长程序均未覆盖。 核心案例：43,473 来自完整计数，不是估计 长度 0 有 1 个空程序，长度 1 有 208 个程序，长度 2 有 208²=43,264 个程序，总数为 43,473。检查器逐个执行并断言两个性质。 错误变体允许写 x0，长度 1 的 addi x0,x0,...